StopWatch – Digitální stopky s pamětí pro mezičasy na FPGA

Tomáš Tvarůžek, Jiří Vocilka, Truong Hong Minh

Scan Me!

Cíl a představení projektu:

Cílem projektu byl návrh a implementace digitálních stopek na hradlovém poli FPGA. Zařízení umožňuje přesné měření času, jeho zobrazení na 7segmentovém displeji v reálném čase a ukládání až šesti nezávislých mezičasů do vnitřní paměti pro jejich pozdější prohlížení. Projekt demonstruje praktické využití kaskádových čítačů, správy paměti a časového multiplexování displeje.

ARCHITEKTURA SYSTÉMU

1. **Čítací jádro** (**Counter_core**)
   - Využívá 6 kaskádově zapojených čítačů.
   - Čítání v rozsahu 0–9 (u desítek minut pouze 0–5).
   - Dosažení maxima generuje enable signál pro inkrementaci vyššího řádu.
   - Výstup: Šest 4bitových vektorů.



Blokové schéma

2. **Správa paměti** (**Lap_brain**)
   - Řídí ukládání mezičasů a vybírá data pro zobrazení na displeji.
   - Obsahuje kruhový buffer se 6 sloty (při uložení 7. času se přepíše nejstarší záznam).
   - Přepínače SW(0:5) volí mezi zobrazením aktuálního běžícího času nebo uložených mezičasů.
3. **Řadič displeje** (**Display_driver**)
   - Zajišťuje dynamické zobrazení na šesti 7segmentových displejích.
   - Využívá časový multiplexing s vysokou frekvencí (vytváří optický klam, že svítí všechny displeje současně).
   - Dekóduje 4bitová data z paměti na aktivaci příslušných segmentů (a-g).

HARDWARE A SOFTWARE

Vývojová deska: Digilent Nexys A7-50T (FPGA Artix-7)
Vývojové prostředí: Xilinx Vivado
Jazyk popisu hardwaru: VHDL



Digilent Nexys A7-50T (**FPGA Artix-7**)

Uživatelské rozhraní

Systém je ovládán pomocí tlačítek a přepínačů přímo na vývojové desce:

- **BTND** (**Dolní tlačítko**): Start / Stop stopek
- **BTNC** (**Střední tlačítko**): Reset (úplné vynulování)
- **BTNU** (**Horní tlačítko**): Uložení aktuálního času (Lap)
- **SW**[**5:0**] (**Přepínače**): Výběr zobrazení (přepínání mezi aktuálním běžícím časem a až 6 uloženými mezičasy)
- **Výstup**: Šest 7segmentových displejů (formát min.s.ms)